



(12) 发明专利申请

(10) 申请公布号 CN 101963936 A

(43) 申请公布日 2011. 02. 02

(21) 申请号 201010276737. 8

(22) 申请日 2010. 09. 09

(71) 申请人 中国科学院长春光学精密机械与物理研究所

地址 130033 吉林省长春市东南湖大路  
3888 号

(72) 发明人 鲁剑锋

(74) 专利代理机构 长春菁华专利商标代理事务所 22210

代理人 南小平

(51) Int. Cl.

G06F 11/34 (2006. 01)

G06F 3/06 (2006. 01)


权利要求书 1 页 说明书 3 页 附图 1 页

(54) 发明名称

DSP 设备通过 CF 存储卡存储工作参数状态的方法

(57) 摘要

本发明 DSP 设备通过 CF 存储卡存储工作参数状态的方法属于电子学技术领域，该方法是利用数字信号处理器 DSP 的数据总线与可编程器件 FPGA 相联，通过 FPGA 将 DSP 发出的工作参数状态数据送往 CF 存储卡，CF 存储卡工作在 Memory 模式，将收到的数据进行实时存储。本发明的有益效果是：采用本发明的方法，即使 DSP 设备发生突然断电，也不会影响到存储在 CF 存储卡里面的数据；DSP 发生故障时，可以根据 CF 存储卡内的数据，进行分析、定位故障位置。



1. DSP 设备通过 CF 存储卡存储工作参数状态的方法,其特征在于,该方法包括如下步骤:

1) FPGA 向 DSP 发送 EXT5 中断信号,DSP 接收该中断信号,并响应中断请求,将自身芯片的工作参数状态数据配置好,使用 CLK2 时钟作为同步,利用地址线 A2 到 A11 作为数据发送的地址寻址,通过 D0 到 D7 七根地址线,将工作参数状态数据发送给 FPGA,完成状态数据从 DSP 到 FPGA 的传送过程;

2) FPGA 接收从 DSP 传送的状态数据,将 DSP 的状态数据存储在 FPGA 内部的缓存之中,然后读取 CF 存储卡的 BUSY 信号;

3) 当读取的 CF 存储卡的 BUSY 信号为低电平时,FPGA 对 CF 存储卡进行读写信号控制,将 CF 存储卡的写入信号置低,对 CF 存储卡进行写操作,CE、OE、WAIT 信号置高电平,使能 CF 存储卡,并选通 CF 存储卡的写入数据的数据线与地址线;

4) 根据 CF 存储卡的操作要求,配置 CF 存储卡的状态寄存器,确定写入数据的起始簇位置,完成 CF 存储卡的初始化配置;

5) 将缓存在 FPGA 内部的 DSP 工作参数状态数据写入到 CF 存储卡中,完成 DSP 工作参数状态数据的存储。

2. 如权利要求 1 所述的 DSP 设备通过 CF 存储卡存储工作参数状态的方法,其特征在于,当 CF 存储卡内的状态数据存储满之后,将从起始簇地址开始对 CF 存储卡内的数据进行数据覆盖,新的数据替换原有的存储数据。

## DSP 设备通过 CF 存储卡存储工作参数状态的方法

### 技术领域

[0001] 本发明属于电子学技术领域,涉及到一种存储接口技术,尤其涉及一种 DSP 设备通过 CF 存储卡存储工作参数状态的方法。

### 背景技术

[0002] 当前在信号处理、数字图像处理等领域,DSP(数字信号处理器)的应用越来越多,任务的复杂性也越来越高,这就需要 DSP 设备的运行状态能够被有效的实时记录下来,便于操作人员或编程人员通过分析记录的数据及 DSP 寄存器状态,以达到判断出 DSP 设备的运行状态的目的,就像飞机的黑匣子一样,能够实时记录飞机的飞行状态,用于飞机的事后分析工作,来保证飞机的飞行安全。

[0003] 目前比较常见的 DSP 设备一般没有工作状态实时存储的设备,当其出现故障时需要专业编程人员用其他计算机接上专用的开发机来进行调试,在计算机界面上显示运行结果,这样,不能实时的将 DSP 的工作状态反应给编程人员,并且,使用开发机进行调试,不能反映出 DSP 设备连续工作时的状态,使得一般操作人员无法通过观察,定位出现故障的位置。因此,提供一种分析判断 DSP 设备故障位置的方法势在必行。

### 发明内容

[0004] 为了解决现有技术所存在的问题,本发明提供一种 DSP 设备通过 CF 存储卡存储工作参数状态的方法,用于分析、定位 DSP 设备的故障位置。

[0005] 本发明解决技术问题所采用的技术方案如下:

[0006] DSP 设备通过 CF 存储卡存储工作参数状态的方法,包括如下步骤:

[0007] 1)FPGA(可编程逻辑器件)向 DSP 发送 EXT5 中断信号,DSP 接收该中断信号,并响应中断请求,将自身芯片的工作参数状态数据配置好,使用 CLK2 时钟作为同步,利用地址线 A2 到 A11 作为数据发送的地址寻址,通过 D0 到 D7 七根地址线,将工作参数状态数据发送给 FPGA,完成状态数据从 DSP 到 FPGA 的传送过程;

[0008] 2)FPGA 接收从 DSP 传送的状态数据,将 DSP 的状态数据存储在 FPGA 内部的缓存之中,然后读取 CF 存储卡的 BUSY 信号;

[0009] 3)当读取的 CF 存储卡的 BUSY 信号为低电平时,FPGA 对 CF 存储卡进行读写信号控制,将 CF 存储卡的写入信号置低,对 CF 存储卡进行写操作,CE、OE、WAIT 信号置高电平,使能 CF 存储卡,并选通 CF 存储卡的写入数据的数据线与地址线;

[0010] 4)根据 CF 存储卡的操作要求,配置 CF 存储卡的状态寄存器,确定写入数据的起始簇位置,完成 CF 存储卡的初始化配置;

[0011] 5)将缓存在 FPGA 内部的 DSP 工作参数状态数据写入到 CF 存储卡中,完成 DSP 工作参数状态数据的存储。

[0012] 本发明的有益效果是:采用本发明的方法,即使 DSP 设备发生突然断电,也不会影响到存储在 CF 存储卡里面的数据;DSP 发生故障时,可以根据 CF 存储卡内的数据,进行分

析、定位故障位置。

## 附图说明

[0013] 图 1 是本发明 DSP 设备通过 CF 存储卡存储工作参数状态的方法原理图。

## 具体实施方式

[0014] 下面结合附图和具体实施例对本发明做进一步详细说明。

[0015] 本发明利用 DSP 的数据总线与 FPGA 相联,通过 FPGA 将 DSP 发出的显示数据送往 CF 存储卡,CF 存储卡工作在 Memory 模式,将得到的数据进行实时存储。这样,即使 DSP 设备发生突然断电,也不会影响到存储在 CF 存储卡里面的数据。

[0016] 首先,利用 DSP 芯片,将 DSP 芯片的寄存器状态数据进行读取,进行数据打包,每包数据为 8 位,数据个数按照寄存器需要进行累加;然后, FPGA 芯片每 20MS 读取一次 DSP 芯片的数据包,进行缓存,写入到 CF 存储卡之中。

[0017] 如图 1 所示,本发明的 DSP 采用 TMS320C6416 芯片,它是美国德州仪器 (TI) 公司出品的 TMS320C6000 系列处理器的一种。TMS320C6000 系列 DSP 是 TI 公司出品的高性能数字信号处理器,片内设计为修正的哈佛总线结构,本实施例所选用的 TMS320C6416A6E3,DSP 的时钟主频为 600MHz。

[0018] FPGA 采用 EP2C20 芯片,它是 ALTERA 公司出品的现场可编程门阵列 FPGA,它可根据用途不同进行编程控制。

[0019] CF 存储卡采用的是 SanDisk 公司的容量为 16GB 的 CompactFlash 存储卡,存储速率为 30MB/S,它可将 FPGA 内的数据进行实时的存储。

[0020] 利用 EP2C20 芯片的内部存储器搭成一个 1K\*8bit 的双端口存储器。EP2C20 利用 TMS320C6416 的 CLK2(本引脚是 6416 的输出时钟脚,输出时钟为 150MHz,接入 EP2C20 的时钟脚)分频产生时钟信号,一路经六分频产生 25MHz 时钟信号,供给 CF 存储卡作时钟信号;一路经分频计数产生 50Hz 时钟信号,供给 TMS320C6416 的 EXT5 脚,EXT5 脚是 TMS320C6416 的中断 5,当时钟的上沿来到时,引起 TMS320C6416 的中断(中断 5),TMS320C6416 在中断 5 知道新的中断到来,TMS320C6416 在中断 5 中通过 D0---D7 和 A2---A11、/WR、/RD 等控制线向 EP2C20 内部一个 1K\*8bit 的双端口存储器中存入当前 DSP 的外部接口寄存器状态及 DSP 内部缓存分配寄存器的状态数据。CE2 用于 EP2C20 内部 1K\*8bit 的双端口存储器的片选信号端。CF 存储卡的 CE、OE、Wait、REG 是 CF 存储卡的控制脚,用于对 CF 存储卡的初始化控制及数据的写入,BUSY 是 CF 存储卡的状态反馈信号,当 BUSY 信号为“1”时,表示 CF 存储卡正在写入数据,当 BUSY 信号为“0”时表示 CF 存储卡数据写入完成。EP2C20 的双端口存储器使用 25MHz 的时钟,首先控制 CE、OE、Wait、REG 等信号,完成 CF 存储卡数据写入寄存器的配置,然后将双端口的数据通过数据线发送到 CF 存储卡内,来实现 CF 存储卡将 DSP 设备的状态寄存器数据实时写入到 CF 存储卡当中。

[0021] 当 DSP 接收到发自 FPGA 芯片的 EXT5 中断信号后,响应中断请求,将芯片本身的工作状态、参数等数据准备好,使用 CLK2 时钟作为同步,利用地址线 A2 到 A11 作为数据发送的地址寻址,通过 D0 到 D7 七根地址线,将数据发送给 FPGA 芯片,当发送数据时,DSP 的写数据标志 /WR 置零电平,读数据标志 /RD 置高电平,DSP 发送数据口的片选信号 CE2 选通。

这样,状态数据就完成了从 DSP 到 FPGA 的传输过程。FPGA 芯片 EP2C20 完成数据接收后,将 DSP 的状态数据存储在 FPGA 内部的缓存之中,然后读取 CF 存储卡的 BUSY 信号,BUSY 为 CF 存储卡的状态信号,当 BUSY 信号为高电平时,CF 存储卡为卡内工作状态,这时候,对 CF 存储卡的写操作是无效的。当 CF 存储卡的 BUSY 信号为低电平时,即可对 CF 存储卡进行操作。首先,FPGA 芯片对 CF 存储卡进行读写信号控制,将 CF 存储卡的写入信号置低,对 CF 存储卡进行写操作,CE、OE、WAIT 信号置高电平,使能 CF 存储卡,并选通 CF 存储卡的写入数据的数据线与地址线。然后根据 CF 存储卡的操作要求,配置 CF 存储卡的状态寄存器,确定写入数据的起始簇位置。即利用 A0 到 A3 四根地址线选通不同的地址,来对不同台的状态寄存器进行选通,同时,将配置的数据通过数据总线 DD0 到 DD7 写入寄存器。完成 CF 存储卡的初始化配置,就可以将缓存在 FPGA 内部的 DSP 芯片状态数据通过 A0 到 A3 地址线与数据总线 DD0 到 DD7 写入到 CF 存储卡中,完成数据的存储。每写入一组状态数据,CF 存储卡的存储地址要在初始化的起始簇地址上依次累加 1,保证数据的存储在连续的不同的位置,以避免数据的丢失及覆盖,同时,也方便数据的读取。

[0022] 当 CF 存储卡存储满之后,程序将从起始簇地址开始对 CF 存储卡内的数据进行数据覆盖,新的数据将替换原有的存储数据。

[0023] DSP 设备断电之后,CF 存储卡从 DSP 设备上取下,通过标准的读卡器,使用计算机就可以读出 CF 存储卡中存储的数据,通过分析这些数据,从而编程人员可以了解到 DSP 设备工作情况,及时准确的定位故障。




图 1