

# 基于 FPGA 的多目标数字图像模拟器

张维达 张甫恺 邹悦 张秒

(中国科学院长春光学精密机械与物理研究所, 吉林长春 130033)

**摘要:** 多目标跟踪是当前数字图像处理系统的主要研究方向之一,为了验证多目标数字图像处理器的跟踪性能,设计了具有标准 Camera Link 协议数字图像输出能力的多目标数字图像模拟器。采用 XC7K160T FPGA 作为数字图像模拟器的核心逻辑控制单元,利用 FPGA 端的并行处理能力,生产多个伪随机数发生器,实现 10 个图像目标轨迹的随机独立规划。数字图像模拟器利用串并转换接口,将 FPGA 生成的数字图像转换为符合 Camera Link 协议标准的差分数字信号,数字图像的输出像素时钟提高至 85 MHz,能够在 1 920×1 080 分辨率情况下,输出最高帧频 400 Hz 的 8 bit 位深灰度的数字图像。采用串口实时输出当前图像中目标的位置信息,用于检验后端数字图像处理器对目标提取的准确性以及处理延迟时间。

**关键词:** 多目标; 数字图像源; 高帧频; 随机位序列生成器; Camera Link; FPGA

中图分类号: TN79+1 文献标识码: A 文章编号: 1002-1841(2022)06-0095-04

## Multi-object Digital Image Simulator Based on FPGA

ZHANG Wei-da, ZHANG Fu-kai, ZOU Yue, ZHANG Miao

(Changchun Institute of Optics, Fine Mechanics and Physics, Chinese Academy of Sciences, Changchun 130033, China)

**Abstract:** Multi-objective tracking is one of the main research directions of the current digital image processing system, in order to verify the tracking performance of the multi-target digital image processor, a multi-target digital image simulator with a standard Camera Link protocol digital image output capability was designed. Using XC7K160T FPGA as the core logic control unit of the digital image simulator, using the parallel processing capability of the FPGA, multiple pseudo-random number generators were produced, independent planning trajectories of 10 targets were realized. The digital image simulator used a high speed serial interface to convert the digital image generated by the FPGA into a differential digital signal conforming to the Camera Link protocol standard, the output pixel clock of the digital image was 85 MHz, and the resolution was 1 920×1 080. The digital image has 8 bit gray level at the highest frame rate 400 Hz. The serial port was used to output the location information of the target in the current image in real time for verifying the accuracy of target extraction and the processing delay time of the back-end digital image processor.

**Keywords:** multi-object; digital image source; high frame rates; random bit sequence generator; Camera Link; FPGA

### 0 引言

目标跟踪一直以来都是计算机视觉领域的关键问题,最近随着人工智能技术的飞速发展,运动目标跟踪问题得到了越来越多的关注<sup>[1]</sup>。目标跟踪在图像处理角度可定义为根据已知目标图像位置预测后续所有影像中目标在图像中的位置的过程<sup>[2]</sup>。在实验室条件下获得持续稳定的多目标数字图像较为困难,因此需要设计一套能够模拟多个运动目标并实时输出的多目标数字图像模拟器<sup>[3]</sup>。Camera Link 接口

作为高速相机最主要的标准接口之一,它的出现使得高速图像源数据和图像采集装置之间的速度得到匹配<sup>[4]</sup>。在目标跟踪领域也有大量跟踪器采用 Camera Link 接口作为标准输入接口。Camera Link 串并芯片最高传输速率有限,是 Camera Link 数据传输系统的接口速率瓶颈之一<sup>[5]</sup>,因此在多目标数字图像模拟器的设计中,利用 FPGA 串并转换接口替代传统的接口转换芯片,从而突破接口转换芯片的传输速率限制,实现高帧频数字图像输出。

为检验跟踪器的跟踪性能,模拟器中输出的图像目标的运动轨迹需要具有一定的随机性。线性反馈移位寄存器(linear feedback shift register, LFSR)是一类随机位序列生成器<sup>[6-7]</sup>。每个移动目标依据 LFSR

基金项目: 国家自然科学基金面上项目(51675506); 科技部国家重点研发计划项目(2018YFF01011503)

收稿日期: 2021-11-16

生成的具有随机性质的数据序列,确定其下一帧的移动方向、移动距离,从而实现具有一定随机性的运动轨迹。

设计一个通讯模块,从图像生产模块中获得每个运动目标在当前图像中的位置信息并依次编号,按照约定的通讯协议,与带有多个模拟目标的数字图像同步输出。图像处理器接收带有多个运动目标的数字图像,并将多目标处理结果发送给后端的数据处理器。数据处理器同时接收当前图像的多个目标的位置信息以及图像处理器多目标处理结果,通过比较 2 组数据,实现对多目标数字图像处理器跟踪性能以及处理延时的检验,整个系统的工作原理如图 1 所示。




图 1 多目标数字图像模拟器工作原理

### 1 系统组成

多目标数字图像模拟器的硬件主要由 FPGA 以及相应的外围电路构成,主要包括 FPGA、外部时钟、FLASH 存储模块、电源模块等。其中外部时钟负责给整个系统提供时钟基准;FLASH 存储芯片负责存储系统的程序数据文件并在每次上电时完成对 FPGA 的逻

辑初始化工作;电源模块负责为整个系统供电,并保证上电过程中不同电平的上电顺序。在线调试接口即 JTAG 接口,能够实现程序的烧录及在线仿真。串行输出接口采用接口芯片将 FPGA 输出的 TTL 数字信号转换为标准 422 差分信号,输出给后端的数据处理器。Camera Link 输出接口采用标准的 Full 模式接口,包含 Base 和 Medium/Full 2 个独立的 MDR26 物理接口,能够实现最高 6.8 Gbps 的数字图像数据输出。整个系统的硬件组成原理框图如图 2 所示。




图 2 系统硬件组成

### 2 FPGA 逻辑模块

FPGA 是整个系统的逻辑处理核心,其内部分为时钟模块、行/场信号生成模块、背景生成模块、随机数生成模块、目标轨迹规划模块、目标叠加模块、Camera Link 编码模块和串行输出模块。其中随机数生成模块和目标轨迹规划模块依据目标数量配置,每个运动目标均含有独立的随机数生成和轨迹规划模块。FPGA 逻辑模块框图如图 3 所示。




图 3 FPGA 逻辑模块框图

时钟模块主要由系统内部 PLL 组成,其主要功能是接收外部 40 MHz 低速时钟,经过内部锁相环锁频后,输出驱动行/场信号模块的像素时钟以及随机数生成模块的驱动时钟,时钟模块还为整个系统提供系统复位信号,是整个逻辑系统的基础支撑模块。

行/场信号生成模块内部主要由定时计数器组成。计数器由像素时钟驱动,每 2.5 ms 生成 1 个场信号起始脉冲,10 个像素时钟后,产生首行起始的脉冲

信号。为了生成 1 920×1 080 分辨率的 10 Tap/8 bit 数字图像,每个行有效信号应该持续 192 个像素时钟周期,每个场有效信号持续时间内应包含 1 080 个行有效信号。同时行/场信号生成模块还能够同步输出当前行/场信号对应的具体行数和每行的相对位置,为后续的背景生成模块和目标叠加模块提供目标叠加的位置依据。

随机数生成模块接收时钟生成模块的驱动时钟,

利用线性反馈移位寄存器生成32位随机数。线性反馈移位寄存器的输入为驱动时钟、使能信号以及随机数种子,输出为32位随机数。根据系统模拟的目标数 $N$ ,设置 $N+1$ 个相互独立的随机数生成模块。模块0产生的随机数送入背景生成模块,输入时钟为像素时钟;模块 $1\sim N$ 产生的随机数送入轨迹规划模块,输入时钟为与场信号同步的控制时钟。

背景生成模块在行/场信息有效的情况下,对数字图像信息进行充填,为了保证目标对比度,每个像素的低3位采用随机数生成器生成的随机数充填,高5位置0。

轨迹规划模块接收随机数生成模块产生的随机数数据。将接收的随机数的数值分为4个区间,每个区间分别对应目标的上、下、左、右4个移动方向。移动的步长由随机数序列的低4位决定,保证每次移动的最大距离不超过15像素。为保证运动目标一直在有效区域内,设计了一个目标运动限制区,达到限制区域的运动目标被强制改变为向图像中心运动。

目标叠加模块同时接收多个轨迹规划模块输出目标的中心位置,并将中心位置及其周围15像素范围内的数字图像替换为目标图像,所有目标的图像替换同步进行,从而实现多目标数字图像的模拟功能。

串行输出模块从目标叠加模块中获取当前全部移动目标的中心位置的坐标,每个坐标包含 $x$ 方向、 $y$ 方向数据,共计4 byte。将其10个目标的40 byte数据依次存储在FIFO中,以当前数字图像场信号的上升沿作为串口发送的触发条件,依照约定的通讯协议向外发送。通过接口芯片将FPGA发出的TTL电平信号转换为标准422串行数字信号。

### 3 Camera Link 数字图像输出

Camera Link 数字图像输出采用带宽利用率最高的Full-80bit模式进行,采用2个标准Camera Link物理接口Base接口和Medium/Full共用接口。每个接口包含4路数据差分信号,采用7:1的串并转换比,将7 bit的并行信号转换为1路串行信号,每组信号在单个像素时钟周期内传输的数据总数为28 bit。标准的Camera Link协议中,28 bit数据中的第25位为数字图像场信号Fval,第24位为数字图像行有效信号Lval,第26位为数据有效信号Dval。Base、Medium和Full 3组差分信号的定义完全相同,因此整个传输通道的有效带宽利用率为 $25/28 = 89.28\%$ 。在Camera Link Full-80bit传输模式下,Base差分对中保留第24

位、25位作为数字图像数据的行有效信号、场有效信号,Medium和Full差分对中仅保留第27位作为行有效信号,整个传输通道不再保留数据有效信号,从而使得有效带宽利用率提升为 $(26 + 27 + 27) / 84 = 95.24\%$ 。

### 4 仿真调试

多目标数字图像模拟器采用Vivado软件平台开发,平台具有事前仿真和实时在线仿真2种仿真验证工具,其中实时在线仿真工具包为ILA在线仿真工具。ILA在线仿真工具在Synthesis阶段后,通过添加ILA内核实现信号的在线仿真、观测。ILA内核具有较高的灵活性,能够自由选择观测信号的种类、数量以及参考时钟,设计过程中可以部署多个ILA内核以实现对不同时钟域信号的观测。

为了验证数字图像的画幅完整性,需要对数字图像的行、场信号进行观测。根据Camera Link Full-80bit协议,Base通道第25位为场信号Fval,Medium通道的第27位为行有效信号Lval,将2个信号以及行、场计数器同时加入观测信号,设置触发条件为场信号Fval的下降沿。多目标数字图像的行、场信号在线仿真时序图如图4所示。通过观察行、场计数器可以知道,此时数字行数为1080行,每行的持续时间为192个像素时钟周期。由于Full-80bit模式下,每个像素时钟周期内能够同时传输10 tap数字图像,因此每行能够输出的数字图像数据为1920像素,在线仿真结果满足数字图像模拟器设计要求。

对随机数生成模块0使用的线性反馈移位寄存器输出进行在线仿真观测,数据观测时钟为像素时钟,单次采样数据总量为1024。将采集观测的随机数据依据数值大小转换为图形数据,如图5所示。通过观测数据波形可以看到模块0输出的数据具有一定的随机性,满足背景生成模块和轨迹规划模块的数据需求。

采用Xtium-CL MX4采集卡作为多目标数字图像模拟器输出数字图像的采集终端。将采集卡设置为10tap-8bit采集模式,通过Sapera CamExpert实时监控软件可以观察到当前数字图像的帧频为400 Hz,如图6所示,数字图像的采集分辨率为 $1920 \times 1080$ ,可以观察到共有10个移动的数字图像目标分布在图像区域内。通过Pixel Viewer工具检查图像中背景的像素值,如图7所示,可以观察到数字图像的背景灰度值由无规律的数字充填,充填的最大值为7。




图 4 行、场信号在线仿真时序图






图 5 随机数生成模块输出波形图



(a) 实时采集图 1



(b) 实时采集图 2

图 6 多目标数字图像采集图




图 7 背景充填像素数值分布图

### 5 结论

设计了基于 FPGA 的多目标数字图像模拟器,能够在 Camera Link Full-80bit 模式下,以 85 MHz 的像素时钟输出分辨率为 1 920×1 080 的数字图像,输出最高帧频为 400 Hz 的数字图像。图像具有通过线性反馈移位寄存器 LFSR 生成的具有随机噪声的背景和 10 个轨迹具有一定随机性的运动目标。通过 FPGA 在线仿真,可以观察到多目标数字图像(下转第 104 页)

- [7] LIU X ,MA W ,XIE Q. Bilateral filtering for image processing based on pulse coupled neural networks [J]. International Journal of Computers and Applications ,2012 ,34( 4) : 202-212.
- [8] 张津 ,周祥全 ,舒漫 ,等. 基于 GPU 的单幅图像去雾的实现及优化 [J]. 计算机应用研究 ,2019 ,36( 1) : 312-315.
- [9] 赵杨. 基于 GPU 加速的各向异性双边滤波图像抽象化绘制算法 [J]. 电子测试 ,2020( 7) : 50-52.
- [10] GYASI J ,PAUL M ,FREDDY A. Development of a 3-D dynamic measurement system using a high speed camera with white light scanning interference microscopy associated with real-time FPGA image processing [ P ]. Proceedings of SPIE ,2007.
- [11] TTAKAKI K ,ANDO Y ,MIZUKAWA M. Development support for beginner of FPGA image processing system on small robot [J]. The Proceedings of JSME annual Conference on Robotics and Mechatronics ( Robomec ) ,2007 ,5( 11) : A1-H08\_1- A1-H08\_3.
- [12] ANONYMOUS. National instruments. national instruments announces module for camera link FPGA image processing [J]. Computer Weekly News ,2010 ,37( 6) : 3144-3144.
- [13] GORGON M. Parallel performance of the fine-grain pipeline FPGA image processing system [J]. Opto-Electronics Review ,2012 ,20( 2) : 153-158.
- [14] 郭永彩 ,苏渝维 ,高潮. 基于 FPGA 的红外图像实时采集系统设计与实现 [J]. 仪器仪表学报 ,2011 ,32( 3) : 514-519.
- [15] 单承建 ,张启衡. 基于 FPGA 设计的高帧频电视高速图像预处理器 [J]. 光工程 ,1998( S1) : 132-135.
- [16] 郭帅. 基于 FPGA 的高速图像处理研究 [D]. 成都: 中国科学院研究生院( 光电技术研究所) ,2007.
- [17] 刘旨春 ,王敬儒. 基于 FPGA 设计的图像增强预处理器 [J]. 光工程 ,2001( 3) : 48-50.
- [18] 黄继业 ,陆燕怡. 基于 FPGA 的双边滤波算法 [J]. 实验室研究与探索 ,2019 ,38( 8) : 48-51.
- [19] 张爱杰 ,刘土建 ,张瑞 ,等. 基于 FPGA 的双边滤波器设计 [J]. 红外技术 ,2019 ,41( 1) : 13-17.
- [20] LIANG Y Q ,CUI X Y. Bilateral filter algorithm of vein image based on FPGA [J]. Journal of Image and Signal Processing ,2019 ,8( 3) : 130-135.
- [21] 田学全. 一种基于模糊关系的连续属性离散化方法 [C]. 第六届中国不确定系统年会论文集 ,2008: 143-146.
- [22] 王恒立. 用 CPLD 实现实时图像卷积运算 [J]. 光电技术应用 ,2004( 3) : 45-48.
- [23] 丁辉 ,张会新 ,庞俊奇. 基于 FPGA 的高速大容量数据缓存单元设计 [J]. 仪表技术与传感器 ,2021( 6) : 58-61.
- 作者简介: 严飞( 1983—) ,讲师 ,博士 ,主要研究方向为三维测量与成像技术。 E-mail: fyan@ nuist.edu.cn  
陈佳宇( 1996—) ,硕士研究生 ,主要研究方向为基于硬件的图像处理技术。  
E-mail: c jy18816252779@ 163.com
- 通信作者: 刘佳( 1981—) ,教授 ,博士 ,主要研究方向为虚拟现实/增强现实、人机交互及机器人技术。  
E-mail: liujia@ nuist.edu.cn

( 上接第 98 页) 模拟器生成的数字图像能够达到预期的数字图像分辨率和帧频 ,随机数生成器工作正常。通过高速数字图像采集卡采集并显示高速数字图像 ,验证了数字图像的完整性以及运动目标轨迹的随机性。

#### 参考文献:

- [1] 孟琢 ,杨旭. 目标跟踪算法综述 [J]. 自动化学报 ,2019 ,45( 7) : 1244-1260.
- [2] 葛宝义 ,左宪章 ,胡永江. 视觉目标跟踪方法研究综述 [J]. 中国图象图形学报 ,2018 ,23( 8) : 1091-1107.
- [3] 李霖 ,李桂芝. 一种光电经纬仪图像源的设计 [J]. 国外电子测量技术 ,2019 ,38( 9) : 71-74.
- [4] 单彦虎 ,张晋瑛 ,任勇峰 ,等. 基于 FPGA 的 CameraLink 图像数据接口设计 [J]. 仪表技术与传感器 ,2020 ( 9) : 1244-1260.
- [5] 隋延林 ,何斌 ,张立国 ,等. 基于 FPGA 的超高速 CameraLink 图像传输 [J]. 自动化学报 ,2017 ,47( 5) : 1634-1643.
- [6] 王玉华 ,管爱红 ,侯志强 ,等. 基于 LFSR 的演化随机序列发生器 [J]. 计算机工程 ,2009 ,35( 6) : 192-196.
- [7] 罗春丽 ,林胜钊 ,张鸿飞 ,等. 基于 FPGA 的真随机数产生器后处理算法的研究 [J]. 核电子学与探测技术 ,2013 ,33( 2) : 162-166.
- 作者简介: 张维达( 1988—) ,硕士 ,助理研究员 ,主要研究方向为光电测控技术及光纤通讯。 E-mail: zwdtju@ 163.com  
张甫恺( 1989—) ,硕士 ,主要从事激光及光通讯技术方向的研究。